溫馨提示×
您好，登錄后才能下訂單哦！
點擊 登錄注冊 即表示同意《億速云用戶服務條款》
您好，登錄后才能下訂單哦！
本篇內容介紹了“Linux怎么搭建verilog學習環境”的有關知識，在實際案例的操作過程中，不少人都會遇到這樣的困境，接下來就讓小編帶領大家學習一下如何處理這些情況吧！希望大家仔細閱讀，能夠學有所成！
- 正式開始 -
▼
-01-
前言
寫這一篇文章的初衷一個是分享給各位想進入IC領域的讀者以及感謝一位貴人。VerilogHDL是國內目前最流行的硬件描述語言。關于硬件描述語言的問題，這里并不多談，我會在我的另一篇文章談論關于硬件描述語言，本文獻給那些想學習verilog，但是又沒有合適的工具的讀者。本文內容部分作者演示，部分來源于網絡。
-02-
工具篇
這里推薦的工具是iverilog和gtkwave。
linux/ubuntu 下使用命令 sudo apt-get install iverilog 安裝。
其他平臺可以使用對應的包管理器安裝。
同事iverilog支持windows平臺，可以從http://bleyer.org/icarus/這里下載需要的版本。
安裝是一個簡單的過程，相信有linux或者ubuntu使用經驗的人都很容以完成。
這里使用命令 man iverilog 可以查看使用手冊。
安裝iverilog會同時安裝vvp。
vvp是verilog的方針軟件。
在完成上述步驟之后，繼續安裝gtkwave。
Linux/Ubuntu平臺使用sudo apt-get install gtkwave 命令安裝gtkwave。
gtk用來查看仿真波形。
安裝好之后可以使用which命令查看命令所在位置。
-03-
工具使用篇
首先來看一段代碼。這里用一個簡單的計數器來舉例。
然后寫一個testbench。
`timescale 1ns/1ns
module和testbench中這個時間刻度一定要標清楚。
$dumpfile("test.vcd");
$dumpvars(0, test);
這兩行用來產生vcd波形。這個波形是給gtkwave用的。
準備好了必要的代碼。
現在準備使用工具開干吧。
執行iverilog命令如 iverilog -o testname count.v tb_cnt.v
按：-o name （name是輸出的文件名，是一個可執行文件，執行止嘔胡會出現.vcd波形文件，這個文件可使用gtkwave查看）
使用gtkwave命令如gtkwave test.vcd
這里需要將左邊的信號拖動到右邊才會顯示。
相信聰明的你一定可以學會的。
說一說相關的參數。
iverilog：
-g2012 ：使用這個參數，可以支持部分Systemverilog語法。方便驗證。
-o ：可以制定輸出文件的名字，否則默認是a.out
“Linux怎么搭建verilog學習環境”的內容就介紹到這里了，感謝大家的閱讀。如果想了解更多行業相關的知識可以關注億速云網站，小編將為大家輸出更多高質量的實用文章！
免責聲明：本站發布的內容（圖片、視頻和文字）以原創、轉載和分享為主，文章觀點不代表本網站立場，如果涉及侵權請聯系站長郵箱：is@yisu.com進行舉報，并提供相關證據，一經查實，將立刻刪除涉嫌侵權內容。
